Cadence 低功耗、高端节点数字技术应用于SMIC 40纳米参考流程
|
热
|
|
| Cadence 低功耗、高端节点数字技术应用于SMIC 40纳米参考流程 |
| ［
作者：佚名 转贴自：凌力尔特 点击数：223 更新时间：2012-4-11 文章录入：pecker
］ |
Cadence 设计系统公司 （NASDAQ: CDNS）今天宣布，全球领先的晶圆厂之一中国中芯国际集成电路制造有限公司（SMIC）推出一款采用 Cadence Encounter 数字技术和 SMIC 40纳米生产工艺的低功耗、高端工艺节点 IC 设计参考流程。该参考流程为设计团队进行复杂 SoC 设计提供了一个可预测的快速解决方案，可应用于类型广泛的低功耗产品，包括诸如平板电脑和智能手机等最新消费电子产品。
SMIC-Cadence 流程通过高端电源管理功能实现设计自动化。这种已通过实际生产验证的设计方法全面贯穿于整个 Cadence RTL 到 GDSII 的流程，涵盖 Encounter RTL Compiler、Encounter Conformal Low Power、Encounter Digital Implementation System、Encounter Timing System、Encounter Power System、Cadence QRC、 Cadence CMP Predictor 和 Cadence Physical Verification System 多种设计工具。
“我们与 Cadence 密切合作开发参考流程，帮助我们的客户加快其差异化的低功耗、高性能芯片的设计，” SMIC 设计服务部副总裁汤天申表示，“通过将此具有互操作性、低功耗、基于通用功耗格式（CPF）的流程应用于从 RTL 到 GDSII 全程，设计团队可以达到40纳米低功耗高端节点设计更快的量产化。”
“Cadence 与 SMIC 合作帮助共同的客户从全套数字设计技术中获益，这些技术包括时序与信号完整性签核的展平式低功耗实现流程、低功耗物理综合、闭环低功耗验证与物理验证，”Cadence 战略联盟部总监 John Murphy 说，“使用这种可靠的流程以及 SMIC 40纳米生产工艺，客户可以用差异化的方法进行低功耗设计，使其更快地将低功耗的产品打入市场。”
关于 Cadence
Cadence 公司在当今集成电路和电子产品设计中起到了关键作用，并引领了全球电子设计技术的创新。客户采用 Cadence 的软件、硬件、IP、设计服务，以用于消费电子产品、网络和通讯设备以及计算机系统中的尖端半导体器件的设计和验证。公司总部位于美国加州圣荷塞市，在世界各地均设有销售办事处、设计中心和研发中心，以服务于全球电子产业。关于公司、产品及服务的更多信息，敬请浏览公司网站 www.cadence.com |
|
|
|
| 免责声明：本文仅代表作者个人观点，与Pecker's Home无关。登载目的在于传递更多信息，并不代表本网赞同其观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字和图片（或其他媒体形式内容）的真实性、完整性、及时性本站不作任何保证或承诺。请读者仅作参考，并请自行核实相关内容。如果有侵犯版权事宜，请通知master@peckerhome.com，我们将在第一时间删除该信息。
|
|
|
|
|
|
| 【发表评论】【告诉好友】【打印此文】【关闭窗口】 |
网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！）