台湾集成电路制造股份有限公司宣布，已顺利在开放创新平台(Open Innovation PlatformTM)上，建构完成28纳米设计生态环境，同时客户采用台积公司开放创新平台所规划的28纳米新产品设计定案(tape out)数量已经达到89个。台积公司亦将于美国加州圣地亚哥举行的年度设计自动化会议(DAC)中，发表包括设计参考流程12.0版(Reference Flow 12.0)、模拟/混合讯号参考流程2.0版(Analog/Mixed Signal Reference Flow 2.0)等多项最新的客制化设计工具，强化既有的开放创新平台设计生态环境。

    台积公司28纳米设计生态环境已准备就绪，提供包括设计法则检查(DRC)、布局与电路比较(LVS)及制程设计套件(PDK)的基础辅助设计；在基础硅智财方面有标准组件库(standard cell libraries)及内存编译器 (memory compilers)；另外，此设计架构亦提供USB、 PCI与DDR/LPDDR等标准接口硅智财。客户可经由TSMC-online下载这些设计工具与套件。一直以来，台积公司与电子设计自动化(EDA)伙伴在28纳米世代的合作相当紧密，共同追求设计工具的一致性，改善设计结果。目前EDA主要领导厂商Cadence、Synopsys 与Mentor运用于28纳米芯片上的可制造性设计统一(United DFM)架构便是一个很好的例子。

    台积公司参考流程12.0版新增加许多特色：可应用于透过硅基板(silicon interposer)及硅穿孔(TSV)技术制造生产的二点五维与三维集成电路(2.5-D/3-D ICs)、提高28纳米以模型为基础仿真可制造性设计的速度；此参考流程亦可运用在先进电子系统阶层设计(ESL)，整合台积公司的功率、效能及面积制程技术。另外，此参考流程版本将首次呈现台积公司20纳米穿透式双重曝影设计(Transparent Double Patterning)解决方案，持续累积在创新开放平台架构下20纳米的设计能力。另外，模拟/混合讯号参考流程2.0版本提供先进的多伙伴模拟/混合讯号设计流程，协助处理复杂度与日俱增的28纳米制程效能与设计挑战，并解决在高阶可制造性设计(Superior DFM)与设计规范限制(RDR)间兼容性及可靠性问题。

    台积公司设计暨技术平台处资深处长侯永清表示：「我们相信客户能立即运用台积公司28纳米先进技术及产能优势来生产他们的设计；同时，客户们也能在不久的将来准备向更先进的20纳米世代设计迈进。透过与电子自动化设计厂商和硅智财伙伴间的紧密合作，台积已经建构了一个完备且稳固的28纳米设计生态系统，成功地协助客户达成产品设计的目标 。此外，参考流程12.0版及模拟/混合讯号参考流程2.0版的推出亦能解决应用于下一世代28纳米与20纳米设计上所面临的关键瓶颈。」

DAC大会上的新技术与设计方案

参考流程12.0版及20纳米穿透式双重曝影

    随着半导体制程技术向前推进，金属导线厚度愈来愈小，目前微影曝光系统的曝影能力已无法因应20纳米制程技术发展。然而，双重曝影(double patterning)这项关键技术，使得现行微影技术能够克服成像分辨率的极限，且毋需使用尚未验证的极紫外光(EUV)微影技术。台积公司的穿透式双重曝影解决方案让系统及芯片设计厂商得以顺利迈入20纳米技术，且毋需调整目前的设计方法或参考流程。此项技术已提供给EDA合作伙伴进行相关产品及服务开发，并已经通过验证准备上市。

2.5-D 硅基板

    基本上2.5D芯片的设计是由硅基板将多层芯片整合起来，此硅基板可应用于不同的技术。参考流程12.0版在平面规划(floorplanning)、配置与绕线(Place & Route)、电阻压降(IR-drop)及热分析(thermal analysis)上具备新的设计能力，可同时应用于多个制程及2.5D芯片测试设计。

28纳米功率、效能及DFM设计的强化

    在精细几何技术上，电线及通道电阻的时序降低日益明显。参考流程12.0版推出强化绕线的方法：将通道数量减到最小、改变绕线布局、或将电线加宽以减轻电线与通道电阻的冲击。漏电流增加是因为在28纳米制程上的临界电压(threshold voltage)与闸极氧化层(gate Oxide)厚度增加。多模多角(multi-mode multi-corner)的漏电最佳化可提供不同的电压选择与门极偏压库，让设计者更有效的减少漏电。最后，为了尽量缩短28纳米热点检查及修正的设计时间，DFM 数据套件(DDK)加入一具新的「热点过滤引擎」以提高model-based可制造性设计分析的速度。

模拟/混合讯号参考流程2.0版

    当设计厂商客制化28纳米芯片时，模拟/混合讯号参考流程2.0版能帮助确保DFM与 RDR之间的兼容性。此参考流程提供正确的设计结构及选择设定以使用台积公司的PDK与DFM。此外，台积公司将累积所学的可靠性与生态系统伙伴合作，共同推出新颖的方法滤除可能的缺陷。台积公司和二十一家开放创新平台生态系统伙伴将连手展示参考流程12.0版及模拟/混合讯号参考流程2.0版的特性与优点。

射频参考设计套件3.0版

    台积公司将推出最新的射频设计套件(RF RDK 3.0)给射频设计厂商使用，该设计套件内建先进的硅相关60GHz毫米波设计套件，也提供客户创新的方法，透过电磁模拟使用自行选择的电感器进行设计。

关于开放创新平台

    OIP系在芯片设计产业、台积公司设计生态系统合作伙伴以及台积公司的硅智财、芯片设计与可制造性设计服务、制程技术以及后段封装测试服务之间加速实时创新。它拥有多个互通的设计生态系统接口以及由台积公司与合作伙伴协同开发出的构成要素，这些构成要素系由台积公司主动发起或提供支持。透过这些接口以及基本组件，可以更有效率地加速整个半导体产业供应链每个环节的创新，并促使整个产业得以创造及分享更多的价值。此外，台积公司的AAA-主动精准保证机制(Active Accuracy Assurance Initiative)是开放创新平台中的另一重要关键，能够确保上述接口及基本组件的精确度及质量。