CEVA 公司宣布与ARM 合作，针对多处理器系统级芯片(SoC) 解决方案的开发，在ARM. CoreSight. 技术实现CEVA DSP 内核的实时跟踪支持。这种强化的支持将使得日益增多的采用基于CEVA DSP + ARM 处理器的SoC客户，在使用具有ARM Embedded Trace Macrocell. (ETM) 技术的处理器时，受益于完全的系统可视化，从而简化调试过程及确保快速上市。

    现在许多用于无线和移动多媒体应用的复杂SoC 都采用多处理器架构来提供最佳性能和所需的丰富功能集。这种多处理器方案通常意味着整个应用的调试会更为复杂。随着CEVA 实时跟踪模块的推出，两家公司的共同客户能够利用ARM ETM 技术在CEVA DSP 内核中搜集软件的执行跟踪结果，以便保证总体系统有更好的开发和性能。

    CEVA 选择采用已获验证的ARM ETM 技术，并设计DSP 与之直接接口。这种基于CEVA DSP ETM 技术的接口可使DSP 数据和程序访问的独有特
性(比如双数据总线接口和多断言程序执行) 适合于ETM 接口，只需增加最少的逻辑电路就可实现完全的DSP 可视化。CEVA加了额外的滤波逻辑，确保典型DSP 应用的高数据吞吐量不会超出ETM 数据流量。通过一个跟踪端口，利用CoreSight Trace Funnel 即可收集ARM 和CEVA DSP 处理器的同时跟踪结果。

    ARM 系统设计部总经理John Cornish 表示：“在ARM，我们致力于保证客户拥有最广泛全面的设计开发生态系统，并且通过扩展我们对于CEVA DSP内核的支持，将显著增强对多核和多处理器SoC 的开发流程。对于无线和移动多媒体应用，CoreSight Embedded Trace Macrocell 技术将为CEVA 和ARM的共同客户提供更快速简易的实时SoC 调试。”

    CEVA 战略客户和合作伙伴副总裁Eyal Ben-Avraham 称：“对于目前的复杂SoC开发而言，在及时把产品推向市场的过程中，‘调试成本’是个重要因素。在CEVA DSP 内核中加入实时跟踪的支持，将使其能够与ARM的Embedded Trace Macrocell 技术相结合，并进一步加强嵌入在我们子系统和软硬件应用解决方案中的全面多处理器支持，最终简化调试过程。”

    ARM 的CoreSight 技术为整个系统级芯片(SoC) 提供了最完整的调试和跟踪解决方案。它使基于ARM 处理器的SoC 非常易于调试，从而加快更高质量产品的开发速度。CoreSight 技术构建在ARM Embedded Trace Macrocell
(ETM) 产品的基础之上，该产品拥有庞大的授权用户，并获得ARM RealView开发工具和超过20 家领先工具供应商的支持。